试用四位并行加法器74LS283设计一个加／减运算电路 当控制信号M=0时它将两个输入四位二进制数

试用四位并行加法器74LS283设计一个加/减运算电路，当控制信号M=0时它将两个输入四位二进制数相加，而M=1时，它将两个四位二进制数相减。允许附加必要的门电路。74LS283的框图如图3.2.22所示。