答题翼 > 问答 > 建筑工程类考试 > 正文

目录：标题| 题干| 答案| 搜索| 相关

如图7-65所示电路中两个D触发器在接受触发脉冲前为均为0 分析电路该电路是（）。

如图7-65所示电路中，两个D触发器在接受触发脉冲前为均为0,分析电路，该电路是（）。

A.异步二进制计数器

B.左移计数器

C.右移计数器

D.同步三进制计数器

参考答案

您可能感兴趣的试题

如图7-65所示电路中两个D触发器在接受触发脉冲前为均为0 分析电路该电路是（）。

答案解析
由D JK触发器组成的逻辑电路如图7-68所示 Q1 Q2的初始状态为00 D=1 当第一个脉冲和

答案解析
D触发器的应用电路如图所示设输出Q的初值为0 那么在时钟脉冲cp的作用下输出Q为：

答案解析
如图7-65所示电路中两个D触发器在接受触发脉冲前为均为0 分析电路该电路是（）。

答案解析
逻辑电路如图所示 A=“1”时 C脉冲来到后 D触发器应：

答案解析
由两个主从型JK触发器组成的逻辑电路如图a)所示设Q1 Q2的初始态是0 0 已知输入信号A和

答案解析
由两个D触发器组成的时序逻辑电路如图所示已知CP脉冲的频率为2000Hz 输出Q波形的频率

答案解析