答题翼 > 问答 > 大学本科 > 正文

目录：标题| 题干| 答案| 搜索| 相关

用ROM和D触发器设计一个同步五进制加法计数器。

用ROM和D触发器设计一个同步五进制加法计数器。

参考答案

您可能感兴趣的试题

用PLA和J－K触发器实现一个模8的同步可逆计数器。当控制端X=1时，为加计数；当X=0时，为减计数。

答案解析
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R－S触发器C、J－K触发器D、T触发器

答案解析
用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加／减可逆计数器。

答案解析
一个五位的二进制加法计数器初始状态为00000 问经过201个输入脉冲后此计数器的状态为______。 A.00111 B

答案解析
集成计数器74LS192是()计数器。A 异步十进制加法B 同步十进制加法C 异步十进制减法D 同步十进

答案解析
集成二－－十进制计数器74LS90是()计数器。A 异步二－－五－－十进制加法B 同步十进制加法C 异步十进

答案解析
三个JK触发器可以构成一个五进制计数器。

答案解析