给出某个一般时序电路的图，有Tsetup,Tdelay,Tck－>q,还有 clock的delay,写出决定最大时钟的

给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）

请帮忙给出正确答案和分析，谢谢！